VHDL频率计设计.doc

1、 本科生毕业论文VHDL频率计设计院系名称姓名学号专业指导教师2015年04月22日II摘要数字频率计是利用EDA技术设计的被测信号频率的一种测量工具。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。经过改造，可以测量脉冲宽度，做成数字式脉宽测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。本设计介绍了一种自顶向下分层设计多功能十进制显示的数字频率计。该频率计采用VHDL硬件描述语言编程, Quartus II为开发环境，极大地减少了硬件资源的占用。该数字频率计的测量范围为lHz10KHz

2、，响应时间小于等于15秒；其测试结果由4只七段数码管稳定显示，测量误差小于等于1 。由仿真波形与分析结果表明，所设计的电路通过硬件仿真能够满足数字频率计的功能要求，具有理论与实践意义，实现了电子电路自动化的过程。数字频率计模块划分的设计具有相对独立性，可以对模块单独进行设计、调试和修改，缩短了设计周期,方便移植。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。关键词：VHDL, 数字频率计; EDA , QuartusIIAbstractDigital frequency meter is directly

3、 with a decimal number to display the measured signal frequency of a measuring device.It not only can measure the sine wave, square wave, triangle wave, the spike pulse signal and the other cycle characteristics of the frequency of the signal, but also can measure their cycle.Modified, and can measu

4、re pulse width, into a digital pulse width measuring instrument;Can make digital capacitance measuring capacitance measuring instrument;Add the sensors in the circuit, but also can be made into digital pulse apparatus, meter, etc.So the digital frequency meter has been widely applied in measuring ph

5、ysical quantities.This design introduces a top-down design method of hierarchical design multi-function digital frequency meter.The frequency meter adopts VHDL hardware description language programming to the Quartus II for the development of the environment, greatly reduce the hardware resource uti

6、lization.In the design of the digital frequency meter module partition of relative independence, the individual modules can be design, debugging and modification, shorten the design cycle.The digital frequency meter measuring range for lHz 1 MHZ, response time is less than or equal to 15 seconds;The

7、 test results from 4 only seven segment digital tube display stable, measurement error is less than or equal to 1%.The simulation waveform and analysis results show that the designed circuit by the hardware simulation can satisfy the functional requirements of digital frequency meter, theory and pra

8、ctice significance, realize the process automation of electronic circuit.In the design of the digital frequency meter module partition of relative independence, the individual modules can be design, debugging and modification, shorten the design cycle.Without changing the hardware circuit, on the ba

9、sis of the system for various improvement can further improve the performance of the system.The digital frequency meter has a high speed, precise, reliable, and the advantages of strong anti-interference, and field programmable.Key words: VHDL, digital frequency meter;EDA, Quartus II目 录1引言v2概述12.1 设

10、计概述12.2设计内容12.3 设计原理12.4 设计功能23技术与开发工具33.1 VHDL简介33.1.1简介33.1.2 VHDL程序组成部分43.1.3 VHDL系统优势53.2 QuartusII53.2.1 软件简介53.2.2 软件功能53.2.3设计流程64 系统分析74.1数字频率计的设计任务及要求74.2 模块的划分74.3设计分析85各功能模块基于VHDL的设计95.1 时基产生与测频时序控制电路模块的VHDL源程序95.2 待测信号脉冲计数电路模块的VHDL源程序105.2.1 十进制加法计数器的VHDL源程序105.2.2待测信号脉冲计数器的VHDL源程序115.3

11、锁存与译码显示控制电路模块的VHDL源程序125.3.1 译码显示电路的VHDL源程序 125.3.2 锁存与译码显示控制模块的VHDL源程序 125.4 顶层电路的VHDL源程序136 数字频率计波形仿真156.1 时基产生与测频时序控制电路模块的仿真156.2 待测信号脉冲计数电路模块的仿真156.2.1 十进制加法计数器的仿真156.2.2待测信号脉冲计数器的仿真166.3 锁存与译码显示控制电路模块的仿真166.3.1 译码显示电路的仿真166.3.2 锁存与译码显示控制模块的仿真176.4 数字频率计系统的仿真17结论19参考文献20致谢211引言所谓频率，就是周期性信号在单位时间（

12、1s）里变化的次数。本频率计设计测量频率的基本原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。根据数字频率计的基本原理，本文设计方案分为三个模块，即时基产生与测频时序控制电路模块、待测信号脉冲计数电路模块和锁存与译码显示控制电路模块，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、显示电路等。本频率计设计还可以测量周期性信号，其基本原理与测量频率的基本原理基本一样，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数

13、，把被测信号一个周期内标准基准信号的脉冲计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。21 2概述2.1 设计概述本数字频率计的设计思路是：(1) 根据频率计的测频原理，可以选择合适的时基信号对输入被测信号脉冲进行计数，实现测频的目的。(2) 根据数字频率计的基本原理，本文设计方案的基本思想是分为三个模块来实现其功能，即时基产生与测频时序控制电路模块、待测信号脉冲计数电路模块和锁存与译码显示控制电路模块，并且分别用VHDL对其进行编程，实现计数电路、锁存电路、显示电路等。2.2 设计内容分析数字频率计的功能，完成功能模块的划分，分别用VHDL语言完成底

14、层模块的设计和以原理图的方法完成顶层模块的设计，分别对各个模块以及顶层模块进行仿真分析，最后在硬件开发平台上进行测试。2.3 设计原理我们都知道，频率信号易于传输，抗干扰性强，可以获得较好的测量精度。因此，频率检测是电子测量领域最基本的测量之一。频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，即闸门时间为1s。闸门时间可以根据需要取值，大于或小于1S都可以。闸门时间越长，得到的频率值就越准确，但闸门时间越长，则每测一次频率的间隔就越长。闸门时间越短，测得的频率值刷新就越快，但测得的频率精度就受影响。一般取1s作为闸门时间

15、。数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、译码驱动电路和显示电路，其原理框图如图2. 1所示。计数器锁存器译码驱动电路数码管显示测频控制信号发生器图2.1 原理框图待测信号2.4 设计功能四位十进制数字频率计用四组七段译码显示的数字频率计，其频率测量范围为1Hz10kHz。采用记忆显示的方法，即在测量过程中不刷新数据，等数据过程结束后才显示测量结果，给出待测信号的频率值，并保存到下一次测量结束，显示时间不少于1秒。3技术与开发工具3.1 VHDL简介3.1.1 简介VHDL主要用于描述数字系统的结构，行为，功能和接口。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部